Nahezu alle Systeme für den Transport von Daten benötigen auf der Seite des Absenders einen Serialisierer und auf der Empfängerseite einen De-Serialisierer bzw. Parallelisierer, denn alle Bits werden seriell, also nacheinander übertragen. Im Bereich der Hardware gibt es hierzu Lösungen auf der Basis von Schieberegistern und Multiplexern, die als Bausteine in die Peripherie eines Prozessors eingebunden werden. Dabei ist es immer notwendig, dass der Sender und der Empfänger mit dem gleichen Takt arbeiten. Da meistens kein eigener Kanal für die Übertragung des Taktes bereit steht, muss dieser auf der Empfängerseite rekonstruiert werden. Die Projektaufgabe besteht zunächst darin, zu recherchieren, welche Lösungen es hierzu schon gibt. Der spannendere Teil befasst sich mit der technischen Umsetzung einer ausgewählten Lösung auf Basis einer vorhandenen Modellbibliothek, wobei man auch einiges zur Beschreibungssprache VHDL lernen kann. Im Erfolgsfalle werden die entwickelten Strukturen auf einem ultraschnellen Mikrochip hergestellt.