Im Rahmen des Vorhabens EuRISCOSi sollen verschiedene existierende RISC-Ansätze analysiert und mit einem bestehenden Konzept verglichen werden. Dabei soll z.B. untersucht werden, inwiefern die Geschwindigkeit von Speicherzugriffen die Leistungsfähigkeit beeinflusst (Memory wall). Eine Teilaufgabe könnte in diesem Zusammenhang sein, unter Einbeziehung neuer Speicherstrukturen diesen Memory wall aufzulösen. Eine andere Teilaufgabe wäre die modulare Aufteilung des Rechenwerks und deren Auswirkung auf die Struktur des Steuerwerks. Hierfür werden zunächst Teillösungen zu entwickeln sein, die in Form von Verhaltensmodellen vorliegen. Abschließend (ggf. in folgenden Semester-Projekten) werden diese Verhaltensmodelle auf eine Zielarchitektur abzubilden sein.